Articles of cpu architecture

Pourquoi l’instruction de boucle est-elle lente? Intel ne pouvait-il pas le mettre en œuvre efficacement?

LOOP ( entrée manuelle de la référence Intel ) décrémente ecx / rcx, puis saute si elle est non nulle . C’est lent, mais Intel n’a-t-il pas pu faire vite? dec/jnz déjà macro-fusible en un seul uop sur la famille Sandybridge; la seule différence est que cela définit des drapeaux. loop sur diverses microarchitectures, à […]

FLOPS par cycle pour pont de sable et haswell SSE2 / AVX / AVX2

Je suis confus sur le nombre de flops par cycle et par cœur pouvant être réalisés avec Sandy-Bridge et Haswell. Si je comprends bien avec SSE, il devrait être de 4 flops par cycle par cœur pour SSE et de 8 flops par cycle par cœur pour AVX / AVX2. Cela semble être vérifié ici, […]

Comment puis-je déterminer pour quelle plateforme un exécutable est compilé?

J’ai besoin de travailler avec des exécutables Windows conçus pour x86, x64 et IA64. Je voudrais déterminer par programme la plate-forme en examinant les fichiers eux-mêmes. Ma langue cible est PowerShell, mais un exemple C # le fera. À défaut de cela, si vous connaissez la logique requirejse, ce serait formidable.

Où la mémoire cache L1 des processeurs Intel x86 est-elle documentée?

J’essaie de profiler et d’optimiser les algorithmes et j’aimerais comprendre l’impact spécifique des caches sur les différents processeurs. Pour les processeurs Intel x86 récents (par exemple, Q9300), il est très difficile de trouver des informations détaillées sur la structure du cache. En particulier, la plupart des sites Web (y compris Intel.com ) contenant des spécifications […]

Qu’est-ce qu’un succès de cache et un échec de cache? Pourquoi le changement de contexte provoquerait-il un manque de cache?

Du 11ème chapitre ( Performances et évolutivité ) et la section intitulée Changement de contexte du livre JCIP : Lorsqu’un nouveau thread est activé, il est peu probable que les données dont il a besoin se trouvent dans le cache du processeur local. Par conséquent, un changement de contexte provoque une rafale de mémoire cache […]

Comment l’utilisation du processeur est-elle calculée?

Sur mon bureau, j’ai un petit widget qui indique mon utilisation actuelle du processeur. Il montre également l’utilisation de chacun de mes deux cœurs. Je me suis toujours demandé comment le processeur calcule la quantité de puissance de traitement utilisée. En outre, si le processeur est suspendu et effectue des calculs intenses, comment peut-il (ou […]

Pourquoi les systèmes x86-64 ne disposent-ils que d’un espace d’adressage virtuel 48 bits?

Dans un livre, j’ai lu ce qui suit: Les processeurs 32 bits ont 2 ^ 32 adresses possibles, alors que les processeurs 64 bits actuels ont un espace d’adressage de 48 bits J’espérais que s’il s’agissait d’un processeur 64 bits, l’espace d’adressage devrait également être 2 ^ 64. Alors je me demandais quelle est la […]

Après la mise à jour de Xcode 5 – ld: symbole (s) introuvable (s) pour l’architecture armv7 ou armv7s linker error

Je viens de mettre à jour mon logiciel iPhone 4S sur iOS 7 Beta 2 alors que j’étais en train de mettre la dernière touche à une nouvelle application (Phonegap)… pas une bonne idée! Après cela, Xcode n’a pas détecté mon iPhone, j’ai donc installé Xcode 5 beta. Après avoir bricolé avec ça, je l’ai […]

coût d’opération atomique

Quel est le coût de l’opération atomique (entre comparaison et échange ou ajout / réduction atomique)? Combien de cycles consum-t-il? Va-t-il mettre en pause d’autres processeurs sur SMP ou NUMA, ou va-t-il bloquer les access mémoire? Videra-t-il le tampon de réorganisation dans un processeur hors service? Quels seront les effets sur le cache? Je m’intéresse […]

Différence entre le kernel et le processeur?

Quelle est la différence entre un kernel et un processeur? Je l’ai déjà cherché sur Google, mais je ne fais que définir plusieurs processeurs et plusieurs processeurs, mais cela ne correspond pas à ce que je recherche.